最近用NUCLEO-F303RE搞了一下TIM1的DMA方式产生固定脉冲。但是参考官方的配置中有一个很不解的地方。在初始化的时候，EGR的UG位被设置了两次，虽然有注释，但实在是不解。DMA启动第一次传输是不是在UG被第一次置位的时候？请各位指点一下。
下面是官方手册的配置
DMA configuration

1. 
   
2. /* DMA1 clock enable */
   
3. RCC->AHBENR |= RCC_AHBENR_DMA1EN;
   
4. /* Configure DMA1 Channel5 CR register */
   
5. /* Reset DMA1 Channel5 control register */
   
6. DMA1_Channel5->CCR = 0;
   
7. /* Set CHSEL bits according to DMA Channel 5 */
   
8. /* Set DIR bits according to Memory to peripheral direction */
   
9. /* Set PINC bit according to DMA Peripheral Increment Disable */
   
10. /* Set MINC bit according to DMA Memory Increment Enable */
    
11. /* Set PSIZE bits according to Peripheral DataSize = Word */
    
12. /* Set MSIZE bits according to Memory DataSize Word */
    
13. /* Set CIRC bit according to circular mode */
    
14. /* Set PL bits according to very high priority */
    
15. /* Set MBURST bits according to single memory burst */
    
16. /* Set PBURST bits according to single peripheral burst */
    
17. DMA1_Channel5->CCR |= DMA_MEMORY_TO_PERIPH |
    
18. DMA_PINC_DISABLE| DMA_MINC_ENABLE|
    
19. DMA_PDATAALIGN_WORD| DMA_MDATAALIGN_WORD |
    
20. DMA_CIRCULAR | DMA_PRIORITY_HIGH;
    
21. /* Write to DMA1 Channel5 number of data’s register */
    
22. DMA1_Channel5->CNDTR = 9;
    
23. /* Write to DMA1 Channel5 peripheral address register */
    
24. DMA1_Channel5->CPAR = (uint32_t)TIM1_DMAR_ADDRESS;
    
25. /* Write to DMA1 Channel5 Memory address register */
    
26. /* Set the address to the memory buffer “aSRC_Buffer” */
    
27. DMA1_Channel5->CMAR = (uint32_t)aSRC_Buffer;
    
28. /* Enable DMA1 Channel5 */
    
29. DMA1_Channel5->CCR |= (uint32_t)DMA_CCR_EN;
    
30. 
    

复制代码

• TIM1 configuration  

1. 
   
2. /* set the Timer prescaler */
   
3. Tim1Prescaler= (uint16_t) (SystemCoreClock / 32000000) - 1;
   
4. /* Configure the period */
   
5. TIM1->ARR = 0xFFFF;
   
6. /* Configure the Timer prescaler */
   
7. TIM1->PSC = Tim1Prescaler;
   
8. /* Configure pulse width */
   
9. TIM1->CCR1 = 0xFFF;
   
10. /* Select the ClockDivison to 1 */
    
11. /* Reset clockDivision bit field */
    
12. TIM1->CR1 &= ~ TIM_CR1_CKD;
    
13. /* Select DIV1 as clock division*/
    
14. TIM1->CR1 |= TIM_CLOCKDIVISION_DIV1;
    
15. /* Select the Up-counting for TIM1 counter */
    
16. /* Reset mode selection bit fiels*/
    
17. TIM1->CR1 &= ~( TIM_CR1_DIR | TIM_CR1_CMS);
    
18. /* selct Up-counting mode */
    
19. TIM1->CR1 |= TIM_COUNTERMODE_UP;
    
20. /* SET PWM1 mode */
    
21. /* Reset the Output Compare Mode Bits */
    
22. TIM1->CCMR1 &= ~TIM_CCMR1_OC1M;
    
23. TIM1->CCMR1 &= ~TIM_CCMR1_CC1S;
    
24. /* Select the output compare mode 1*/
    
25. TIM1->CCMR1 |= TIM_OCMODE_PWM1;
    
26. /* Enable the output compare 1 Preload */
    
27. TIM1->CCMR1 |= TIM_CCMR1_OC1PE;
    
28. /* Enable auto-reload Preload */
    
29. TIM1->CR1 |= TIM_CR1_ARPE;
    
30. /* TIM1 DMA Update enable */
    
31. TIM1->DIER |= TIM_DMA_UPDATE;
    
32. /* Configure of the DMA Base register and the DMA Burst Length */
    
33. /* Reset DBA and DBL bit fields */
    
34. TIM1->DCR &= ~TIM_DCR_DBA;
    
35. TIM1->DCR &= ~TIM_DCR_DBL;
    
36. /* Select the DMA base register and DMA burst length */
    
37. TIM1->DCR = TIM_DMABase_ARR | TIM_DMABurstLength_3Transfers;
    
38. /* Enable UEV by setting UG bit to Load buffer data into preload registers
    
39. */
    
40. TIM1->EGR |= TIM_EGR_UG;
    
41. /* wait until the RESET of UG bit*/
    
42. while((TIM1->EGR & TIM_EGR_UG) == SET){}
    
43. /* Enable UEV by setting UG bit to load data from preload to active
    
44. registers */
    
45. TIM1->EGR |= TIM_EGR_UG;
    
46. /* Enable the TIM1 Main Output */
    
47. TIM1->BDTR |= TIM_BDTR_MOE;
    
48. /* Enable CC1 output*/
    
49. TIM1->CCER |= TIM_CCER_CC1E;
    
50. /* Enable the TIM Counter */
    
51. TIM1->CR1 |= TIM_CR1_CEN;

复制代码

DMA启动传输应该是UG被第二次置位的时候。
起用了缓存，你的第29行用了，TIM1->CR1 |= TIM_CR1_ARPE;
因此，就像注释38行、43行说的那样，第一次是把数据从buffer加载到preload寄存器，第二次是把preload寄存器中的数据加载到active寄存器寄存器。

看的好复杂。采用Tick[Timer也可]中断产生脉冲比这个简单多了，并且频率仅由Tick控制。想想是吗？

TIM1_EGR为事件触发寄存器。
UG位是事件更新位，由软件置１，硬件自动清零。
当置１时，重新初始化定时器计数器并生成寄存器的更新。
请注意预分频计数器也被清零（但预分频比不受影响）。

我个人理解为：刚上电时，TIM1_EGR的数据全为零，
通过UG位置１来判断系统预加载是否已经完成。

而第二次　TIM1->EGR |= TIM_EGR_UG;　
是为了计数器清零的。

zhjb1 发表于 2018-3-7 09:09
看的好复杂。采用Tick[Timer也可]中断产生脉冲比这个简单多了，并且频率仅由Tick控制。想想是吗？ ...

你说的这个频率不能很高，太高的话中断响应不过来，不过高级定时器的话可以达到很高频率，但是频率切换之间的时间间隔会相对较长

无薪税绵 发表于 2018-3-7 10:31
TIM1_EGR为事件触发寄存器。
UG位是事件更新位，由软件置１，硬件自动清零。
当置１时，重新初始化定时器计 ...

按理来说，两次置位UG的效果应该相同，都会重新开始计数吧。有点迷惑。还有一个问题就是定时器刚启动的时候，DMA传输是在定时器启动前还是第一次计数溢出后开始传输的，还是定时器启动前才开始传输的，从现象来看，启动前就已经出发了传输。

硬件刚上电时，其电压尚未稳定，系统时钟也未稳定，
所以一般在程序启动时，会加入一定的延时时间，
作为让系统稳定的过程。

而第一次UG置位，正常情况下是相当于清零，
但是也是防止系统未预加载成功时，作为延时用的。

第二次置位，其实就是纯淬的清零动作了。

你可以试试，注释掉第二句，其实也是可以运行的，
只是在特殊的情况下（比如：未预加载成功时）,
就会出现问题了。


第二个问题，其实toofree大神已经解释的很清楚了：
DMA启动传输应该是UG被第二次置位的时候。
第一次是把数据从buffer加载到preload寄存器，
第二次是把preload寄存器中的数据加载到active寄存器寄存器。