|
|
发表于 2017-12-4 20:52:50
|
显示全部楼层
a0a.1 32b0c
本帖最后由 wolfgang2015 于 2017-12-4 21:03 编辑
TIMER 资源是很多，Timer1 和Timer8 ，Timer2~Timer5 基础型大部分都有
但Timer9~timer14 也不是全部分布的，不是个个单片机都跟STM32F413Zx一样定时器那么全，
也是重要的外设资源，定时器进行主从关系设置的也不是都满足进行设置。控制4路独立脉冲信号就占用了8个。在这样的情况下就占用，若还有剩下的定时器要求，明显就不足了。
DMA 是能关闭，ExtI0~ExtI4、RCC、Flash、RTC这些优先于Time的中断呢？大面积使用定时器，稍微有些定时器优先不够，那么主从会被其他优先还是不能确保中断不被其他抢占，总不能存在优先级干扰的中断都进行使能关闭吧。
虽然定时器用的是APB，随便打开一个定时器，还有APB1、APB2， 在再通过AHB耦合二者，通道占用也不小，这不同样分担AHB总线资源，中断还要到MCU那边去，这8个Timer占用的系统资源也不小。
你说的DMA与MCU的 AHB 竞争关系 与MCU的时间不是一个概念。
DAM还分DMA1和DMA2每个DMA还有8个通道，16个通道， 这里只占用1/4通道资源，还很富足。
定时器 的Timer 脉宽 是时间周期吧？ 主定时器的脉宽与从定时器的分频运行到一定周期，发送的数量多了会出现耦合性Reset，这还是会影响脉冲周期的，典型案例是用步进电机的时候，脉冲发送久了会丢个几步很正常，通常用感应元器件来修正偏差。这时候就离不开感应元器件的中断。。。。。
|
|
[复制链接]
发表于 2017-12-5 11:37:37
，使用4个定时器中断应该也不算大面积使用，主要是DMA要频繁通过总线访问RAM，可以进行测试得出结论。还有就是耦合性Reset是什么原理？ 
