|
|
发表于 2017-12-5 14:20:57
|
显示全部楼层
a0a.1 32b0c
本帖最后由 wolfgang2015 于 2017-12-5 14:43 编辑
这道题的确很有赖人寻味，出题者应该是有些水平，一题击中定时器日常应用中要点。
首先定时器这个设备就是经常用到的元器件，应用广泛，计个数、定个时啥的都会用到。
其次本题本题就涉及到用Timer用来控制脉冲，脉冲的宽度用定时器的计数器来控制，是一个常用的方法，这里要用4路脉冲，OK没什么，找一个或几个独立定是器过来用起就好了。
这里脉冲方法原理也如同ST 提供的应用笔记AN4776 中提到的一样，有多种方法来控制。这些方法是前人总结的经验，在前人不同场景应用中受某些条件限制的需要而得出的方法。就看我们如何灵活运用前人总结的基础上运用创新，设计出满足的条件的产品。
的确ST可供选择的含多定时器MCU的确很多，1路脉冲就占2个，如果还有其他保险措施还需要占用，增加到3个、4个是不是再多也不够。或者有些产品需要用定时器来计数、提供Systick 、或者提供RTC、日历之类的内容占用了，我们还要退回到MCU重新选型？
我真不是为板子而说这些，没想改变什么，只是想借这个机会，讨论一下定时器的用法，原本就想换一种思路来解答，我很乐意跟大家一起探讨定时器的用法，在这种思维的碰撞中，单比回答题目收获更多。
曾经MCU的资源没有如今这么丰富，在定时器资源稀缺的情况下，有资源稀缺的设计方法，在定时器资源富有也有富有的设计方法；
我也没说级联不对，我只是想换一种思路看看定时器级联存在着哪些潜在问题，几个方案在实际应用中综合考虑来使用，这不是更好？
|
|
[复制链接]
微信公众号
手机版
发表于 2017-12-5 11:37:37
，使用4个定时器中断应该也不算大面积使用，主要是DMA要频繁通过总线访问RAM，可以进行测试得出结论。还有就是耦合性Reset是什么原理？ 
