（已公布）狂欢节答题（附加题）

wolfgang2015

ST官方其实在AN4776中都介绍了控制脉冲的方式

控制方式 大致方式可以分为以下几种图：
DMA+RAM数组方式


主/从定时器方式一：


主从定时器方式二：


脉宽调制时的RAM+DAC的模式



当然这些控制模式都是针对脉冲变化而来，针对本题的脉冲计数只是一个方向性提示，附上ST原文供大家参考
en.DM00236305.pdf (1.95 MB, 下载次数: 2)

2017-12-4 14:42 上传

点击文件名下载附件

Inc_brza

wolfgang2015 发表于 2017-12-4 12:27
说到脉冲可控，控制的方法很种类很多，频率、数量、脉宽等等，从脉冲控制方式诞生的开始就有多种技术来实 ...

其实你一开始是这样回答，那样的话你可以得到名次的，可惜了！不过无论如何，机会还是有很多的！

maxtch

F334 HRTIM。配置有点烦，但完成之后就 for(;;); 就可以了。

nyszx

之前也考虑过使用DMA+定时器方案，此方案也能设计出四路高速脉冲，但因为四路输出，同时开启DMA的话势必会影响到AHB总线占用，继而影响CPU，不符合题目要求因此放弃选择此方案，选择主从定时器，这样每通道每次发送脉冲只触发一次中断且不占用总线（APB之间通过桥接器通信，不经过AHB）。
修改原因：HPB-->APB

wolfgang2015

Inc_brza 发表于 2017-12-4 15:47
其实你一开始是这样回答，那样的话你可以得到名次的，可惜了！不过无论如何，机会还是有很多的！ ...

这只是说明和思路，在这个思路的影响下才有回答的方案选择。

说道 AHB 的影响，总线可有几十M，按照400kHz的*8路（翻倍）， 3.2Mhz 这个利用的DMA通道复用，对CPU影响有限。
反观Timer中断，看看中断向量表呢？
如果在优先级相同，DMA的中断向量表比 Timer的向量表靠前，有优先顺序，在外设通过DMA传递数据与Timer中断共同作用下的时候。Timer中断会有延迟，这势必影响到脉冲的输出数量和精度。

wolfgang2015

nyszx 发表于 2017-12-4 16:01
之前也考虑过使用DMA+定时器方案，此方案也能设计出四路高速脉冲，但因为四路输出，同时开启DMA的话势必会 ...

要算影响CPU，是使CPU能控制的部分，传输直接从内存到外设，CPU不参与运算，没有寄存器的读写判断，这块的影响也忽略不计。没有过MCU，内部的操作影响也有限。

的确APB通信不经过AHB，但是一旦AHB上有中断，这不是让APB的中断优先等级太靠后而不能及时相应，当需要触发脉冲或停止脉冲时就会受到其中断的影响。何况主从定时器级联需要控制脉冲的时间很短，65535个时钟周期，对于长短脉宽不同的脉冲，数量控制精度有差别吧。

wolfgang2015

既然选择DMA是满足题目要求的，那是不是这个答案应该跟其他正确答案一视同仁的评判呢？

nyszx

wolfgang2015 发表于 2017-12-4 16:25
要算影响CPU，是使CPU能控制的部分，传输直接从内存到外设，CPU不参与运算，没有寄存器的读写判断，这块的 ...

纠正下笔误:HPB-->APB。超过65535的可以在软件上进行分段处理，在中断中设置下一次的ARR值。极端情况下，四路完全独立，四路同时使用，速度非常高，且不能把四个定时器优先级设为最高，那解决方案应该是关闭UIE,使能UDE，通过DMA来关闭主定时器，这样就不需要中断来处理，且传输数据量小，对CPU影响最小，有条件的坛友可以验证一下是否可行。

nyszx

因为我一开始也不确定，担心中断延迟会导致计数不准，所以直到我亲自验证了不会，才决定使用主从定时器方案。DMA+Timer 方案不是不行，只是相比主从定时器来说，前者代码简单，运行可靠，消耗资源相对较少，后者DMA方案，4路独立，65535计数情况下消耗太多内存和总线占用，此时DMA与DMA，DMA与CPU直间都会产生竞争总线，而主从定时器没有这个缺陷，反而由于使用的是STM32，而定时器STM32很多，也算是其一特色，综合比较来说主从定时器更优一些。我也没有实际测试过，不知道我理解的对不对，若有不对请大家指出。

wolfgang2015

nyszx 发表于 2017-12-4 20:05
因为我一开始也不确定，担心中断延迟会导致计数不准，所以直到我亲自验证了不会，才决定使用主从定时器方案 ...

TIMER 资源是很多，Timer1 和Timer8 ，Timer2~Timer5 基础型大部分都有
但Timer9~timer14 也不是全部分布的，不是个个单片机都跟STM32F413Zx一样定时器那么全，
也是重要的外设资源，定时器进行主从关系设置的也不是都满足进行设置。控制4路独立脉冲信号就占用了8个。在这样的情况下就占用，若还有剩下的定时器要求，明显就不足了。

DMA 是能关闭，ExtI0~ExtI4、RCC、Flash、RTC这些优先于Time的中断呢？大面积使用定时器，稍微有些定时器优先不够，那么主从会被其他优先还是不能确保中断不被其他抢占，总不能存在优先级干扰的中断都进行使能关闭吧。

虽然定时器用的是APB，随便打开一个定时器，还有APB1、APB2， 在再通过AHB耦合二者，通道占用也不小，这不同样分担AHB总线资源，中断还要到MCU那边去，这8个Timer占用的系统资源也不小。

你说的DMA与MCU的 AHB 竞争关系 与MCU的时间不是一个概念。
DAM还分DMA1和DMA2每个DMA还有8个通道，16个通道， 这里只占用1/4通道资源，还很富足。

定时器 的Timer 脉宽 是时间周期吧？ 主定时器的脉宽与从定时器的分频运行到一定周期，发送的数量多了会出现耦合性Reset，这还是会影响脉冲周期的，典型案例是用步进电机的时候，脉冲发送久了会丢个几步很正常，通常用感应元器件来修正偏差。这时候就离不开感应元器件的中断。。。。。