AES是种加密算法，和硬件平台或架构没关系吧。无非是数据在单片机和计算机上数据显示是大小端、高地位什么的区别吧，然后算法在编程代码上根据硬件平台略有差异
用文本编辑器打开软件自动生成的调试配置文件，它是位于/SW4STM32/文件夹下的一个.cfg文件，它的内容通常类似于以下内容：1. # This is an Example board with a singleSTM32F407ZETx chip.2. # Generated by System Workbench forSTM323. 4. source [find interface/stlink-v2.cfg]5. 6. set WORKAREASIZE 0x200007. transport select "hla_jtag"8. set CPUTAPID 0x4ba004779. 10. source [find target/stm32f4x_stlink.cfg]11. 12. # use hardware reset, connect underreset13. reset_config srst_only srst_nogate将其改成类似下面的内容：1. # This is an Example board with a singleSTM32F407ZETx chip.2. # Generated by System Workbench forSTM323. 4. source [find interface/jlink.cfg]5. 6. set WORKAREASIZE 0x200007. # transport select "hla_jtag"8. set CPUTAPID 0x4ba004779. 10. source [find target/stm32f4x.cfg]11. 12. # use hardware reset, connect underreset13. reset_config srst_only srst_nogate即将第4行的stlink-v2改成jlink；将第7行注释掉；将第10行的_stlink删掉。这样就可以了。
参考下论坛里的帖子 https://www.stmcu.org.cn/module/forum/thread-597488-1-1.html，另外也可以看看STM32 HAL I2C库读指定寄存器的数据等帖子
IAR option->linker->edit项里面的vector table和memory regions设置正确。 NVIC_SetVectorTable( NVIC_VectTab_FLASH, 0x0 ); 这个API宏不要改，只更改第二个参数，偏移量
经过今天的努力，发现是 PLL configuration register (RCC_PLLCFGR)寄存器HAL库配置不正确，我就做了一下修改 在main.c里 /**Initializes the CPU, AHB and APB busses clocks */ RCC_OscInitStruct.OscillatorType = RCC_OSCILLATORTYPE_HSE; RCC_OscInitStruct.HSEState = RCC_HSE_BYPASS; RCC_OscInitStruct.PLL.PLLState = RCC_PLL_ON; RCC_OscInitStruct.PLL.PLLSource = RCC_PLLSOURCE_HSE; RCC_OscInitStruct.PLL.PLLM = 1; RCC_OscInitStruct.PLL.PLLN = 20; RCC_OscInitStruct.PLL.PLLP = RCC_PLLP_DIV7; RCC_OscInitStruct.PLL.PLLQ = RCC_PLLQ_DIV2; RCC_OscInitStruct.PLL.PLLR = RCC_PLLR_DIV2; ------------------------------------------------------------ 在stm32l4xx_hal_rcc.h 里 #if defined(RCC_PLLP_DIV_2_31_SUPPORT) #define __HAL_RCC_PLL_CONFIG(__PLLSOURCE__, __PLLM__, __PLLN__, __PLLP__, __PLLQ__,__PLLR__ ) \ (RCC -> PLLCFGR = (uint32_t)(((__PLLM__) - 1U) 1U) - 1U) > 1U) - 1U) > 4U ) 1U) - 1U) > 1U) - 1U)
微信公众号
手机版
