你的浏览器版本过低,可能导致网站不能正常访问!
为了你能正常使用网站功能,请使用这些浏览器。

QSPI在DMA模式一段时间clock会被拉成Low,可否改善

[复制链接]
080jassie 提问时间:2019-9-18 14:27 /
悬赏20ST金币未解决
我使用STM32L496G,与这篇遇到相同的问题,"每次读取500个字节的数据的话,时钟会出现8个连续的周期,然后时钟被拉低了,过了很久再出现8个连续的周期" ,不知道是否是DMA的关系,不知道有没有方法可以不拉低Clock?
:https://www.stmcu.org.cn/module/f ... xtra=page%3D&page=2

引用"永夜衣袂"的图片:

095314tqvv38zibhhbw3op.jpg
收藏 评论3 发布时间:2019-9-18 14:27

举报

3个回答
qrc124215 回答时间:2019-9-20 15:25:35
你好,我也在弄QSPI DMA这块,能否交流下 Q734806050
butterflyspring 回答时间:2019-10-23 17:03:34
从手册上看,这个QSPI在某些模式下无操作或者操作延误时,会使能CLK为低。所以要检查当时是否存在这种状态。此外如果DMA设置的NORMAL模式,当次数到了时候处理时要看看是否会延误QSPI动作。另外外部FLASH的页操作在特殊情况下是否也有处理成延时出现的情况
shanxing 回答时间:2020-3-25 10:22:19
请问楼主这个问题解决没?我也在用QSPI发数据时在示波器中看到clk不连续。

所属标签

相似问题

关于
我们是谁
投资者关系
意法半导体可持续发展举措
创新与技术
意法半导体官网
联系我们
联系ST分支机构
寻找销售人员和分销渠道
社区
媒体中心
活动与培训
隐私策略
隐私策略
Cookies管理
行使您的权利
官方最新发布
STM32N6 AI生态系统
STM32MCU,MPU高性能GUI
ST ACEPACK电源模块
意法半导体生物传感器
STM32Cube扩展软件包
关注我们
微信公众号二维码 微信公众号
手机版二维码 手机版