手册上讲的是：
10: SDCLK period = 2 x fmc_ker_ck periods
11: SDCLK period = 3 x fmc_ker_ck periods

如果是fmc_ker_ck 的二分频的话，频率应该是最高的，但是fmc_ker_ck 大小不知多少

感谢你的送分题。这种问题一般可以查看RM手册，这里以STM32H743/753 and STM32H750 advanced ARM®-based 32-bit MCUs - Reference manual的内容作为参考。
fmc_ker_ck毫无疑问就是fmc kernel clock的缩写。和RCC的关系如下：


可以看出fmc_ker_cl的时钟来源烟红线过来。不得不说H7的时钟太复杂了，真的太复杂了。stm32cubemx上已经不能很清楚的看清时钟的每一个部分了。
HCLK3的最大时中时200M，通过最大400M的SYSCLK分频可得。
PLL1_Q最大400M。H7似乎提供了3组PLL。而且魅族PLL，经过PLL_N倍频之后，通过PLL_P/Q/R分频输给不同的外设。
这组来自与PLL1.而PLL2_R来自PLL2.
而Pper_clk最不容易找到。如果你看cubemx的话，这应在如下图位置。

也有多种选择

系统时钟树上给FMC模块指派的时钟，从RCC中的寄存器配置。

watershade 发表于 2018-11-30 16:37
感谢你的送分题。这种问题一般可以查看RM手册，这里以STM32H743/753 and STM32H750 advanced ARM®-bas ...

多谢