STM32F103 APB1和APB2的总线频率，会影响芯片的执行效率吗？
CPU核心和HCLK的频率相同，跑64MHz
但APB1和APB2各用4分频，只跑16MHz

那么，在APB1总线的上高速接口，例如USB , CAN这些，在数据交换的时候，会受到APB1总线频率的下降，而降低传输速率吗？

如下图的频率设置

总线频率下降最直接的影响时数据传输速度变慢。当然影响性能

如果用DMA来处理数据的传输，是不是就可以忽略这种影响了？
因为在等待数据传输的过程，CPU可以处理其他事情。

降低总线频率不会影响CPU本身的运行效率，但是会影响CPU与总线上挂接的外设进行通讯的速率，让然如果通讯速率一直都很低，没有达到总线的瓶颈，也不会有什么影响。