你的浏览器版本过低,可能导致网站不能正常访问!
为了你能正常使用网站功能,请使用这些浏览器。

画板时STM32的VDDA,VREF引脚怎么处理好呢?

[复制链接]
any012 提问时间:2017-2-8 17:25 /
悬赏3ST金币已解决
用的100引脚封装的片子,VDDA,AGND,  VREF+,VREF-这几个引脚不知道怎么处理好。

VDD和VDDA一般接个磁珠,那GND和AGND怎么处理好呢?直接相连?在何处相连?

VREF+,如果有基准芯片的话还好说,没有基准芯片的话,我一般是串个几百欧的电阻到VDDA,今天看NUCELO64板的原理图,VDDA和REF+是直连的。

以前看过的介绍,VDDA还是VREF+,对地接10nF的电容。现在看NUCLEO板,都是接0.1uF的电容。

请教下大家一般是怎么处理的?

最佳答案

查看完整内容

学习官方的原理图 可以参数官方评估板的原理图
收藏 1 评论12 发布时间:2017-2-8 17:25

举报

12个回答
yukaigogogo 回答时间:2017-2-8 17:25:16
学习官方的原理图 QQ图片20170210110139.png

可以参数官方评估板的原理图

评分

参与人数 1ST金币 +2 收起 理由
zero99 + 2

查看全部评分

哈佛祖安智 回答时间:2017-2-8 21:40:41
按数据手册说明来就行或者参考官方板卡处理
黑夜之狼 回答时间:2017-2-8 23:39:07
电源引脚附近接0.1u电容,尽量靠近引脚,至于数字地和模拟地嘛,要求不高的话直接短接呗

评分

参与人数 1ST金币 +2 收起 理由
zero99 + 2

查看全部评分

shuolang126 回答时间:2017-2-9 07:27:48
我都是按照数据手册的推荐用法

评分

参与人数 1ST金币 +2 收起 理由
zero99 + 2

查看全部评分

creep 回答时间:2017-2-9 08:51:17
我是VDDA和REF+连接在一起接到DVCC,对地接的是0.1uf的电容。

评分

参与人数 1ST金币 +2 收起 理由
zero99 + 2

查看全部评分

队长shiwo 回答时间:2017-2-9 08:54:05
接个104到地吧
any012 回答时间:2017-2-9 09:13:28
本帖最后由 any012 于 2017-3-24 09:32 编辑

谢谢各位。
查手册,看到了建议是1uF和10nF并起来。
QQ图片20170209091155.png
嘉木香 回答时间:2017-2-9 16:12:15
使用ADC,DAC或者使用F3系列内部模拟器件的话,VDDA,VREF,VSSA,都需要处理好,滤波是最起码的,然后供电源也要考究,很现实的例子是我师兄的303使用内部比较器VREF没有处理好,直接影响400周相电的采样,影响整个系统的布置。

评分

参与人数 1ST金币 +2 收起 理由
zero99 + 2

查看全部评分

JASAM_R 回答时间:2017-2-10 11:18:06
接个104到地吧
12下一页
关于
我们是谁
投资者关系
意法半导体可持续发展举措
创新与技术
意法半导体官网
联系我们
联系ST分支机构
寻找销售人员和分销渠道
社区
媒体中心
活动与培训
隐私策略
隐私策略
Cookies管理
行使您的权利
官方最新发布
STM32N6 AI生态系统
STM32MCU,MPU高性能GUI
ST ACEPACK电源模块
意法半导体生物传感器
STM32Cube扩展软件包
关注我们
微信公众号二维码 微信公众号
手机版二维码 手机版