http://blog.csdn.net/joqian/article/details/8240320   
关于cm3电源管理部分的，这个链接中有个“图 7-1 SLEEPING 功耗控制实例”这个图我不是很明白，麻烦大神讲解一下！还有FCLK和HCLK并不能完全搞懂，看网上的资料，说的是FCLK就是CPU的频率，HCLK是什么？是加到系统定时的时钟么？那么其中的这个是非门么，他们的逻辑麻烦能讲解一下么？主要的还是我对SLEEPING信号不是很清除。。。缓解一下我得强迫症，在线等！！！！！！！！！！！！！！！！！！

那个非门的逻辑就是SLEEP模式下，HCLK是可以被关断的，或者降低频率。
你参考官方配置软件STM32CubeMX的时钟树配置的截图看看
下面是截图

不懂，等高手               

     STM32的系统时钟SYSCLK由SW控制，从HSI、PLLCLK和HSE中三选一，通常选PLLCLK。系统刚上电 的时候，使用系统内部8MRC时钟。SYSCLK最大72MHz，也可超频至128MHz，但不建议。若使用HSI经PLL作为SYSCLK，最大64MHz，因为先2分频，PLL最大只能16倍频。

    系统时钟SYSCLK，它是供STM32中绝大部分部件工作的时钟源。系统时钟可选择为PLL输出、HSI或者HSE。系统时钟最大频率为72MHz，它通过AHB分频器分频后送给各模块使用，AHB分频器可选择1、2、4、8、16、64、128、256、512分频。其中AHB分频器输出的时钟送给5大模块使用：

①、送给AHB总线、内核、内存和DMA使用的HCLK时钟。
②、通过8分频后送给Cortex的系统定时器时钟SYSTICK。
③、直接送给Cortex的空闲运行时钟FCLK。
④、送给APB1分频器。APB1分频器可选择1、2、4、8、16分频，其输出一路供APB1外设使用(PCLK1，最大频率36MHz)，另一路送给定时器(Timer)2、3、4倍频器使用。该倍频器可选择1或者2倍频，时钟输出供定时器2、3、4使用。
⑤、送给APB2分频器。APB2分频器可选择1、2、4、8、16分频，其输出一路供APB2外设使用(PCLK2，最大频率72MHz)，另一路送给定时器(Timer)1倍频器使用。该倍频器可选择1或者2倍频，时钟输出供定时器1使用。另外，APB2分频器还有一路输出供ADC分频器使用，分频后送给ADC模块使用。ADC分频器可选择为2、4、6、8分频。

这些我肯定知道呀！关键是那张图上的逻辑，那个非门的逻辑

学习了。。。

何必了解这么清楚，能用就是了。。

5  楼的图   很能说明问题！！！！！

谢谢，明白了。。。

楼主下次记得及时结贴，谢谢！