ST意法半导体中文论坛在定时器匹配中断中如何判断匹配输出引脚的电平状态？

在定时器匹配中断中如何判断匹配输出引脚的电平状态？

花生-330161 提问时间：2016-5-19 15:18 /

问答
是否解决:

悬赏2ST金币已解决

用STM32F4的TIM2配置为Gated Mode,TIM3配置为Output compare mode模式,输出波形为toggle,利用TIM3的OC1F触发TIM2的启动和停止。
问题是，在TIM3的匹配输出中断中如何判断当前输出是高电平还是低电平？

这个感觉有点难。 011: Toggle - OC1REF toggles when TIMx_CNT=TIMx_CCR1. OCREF，OC可以事先通过软件强制设置的

赞收藏评论1 发布时间：2016-5-19 15:18

1个回答

xmshao 回答时间：2016-5-19 15:18:05

这个感觉有点难。
011: Toggle - OC1REF toggles when TIMx_CNT=TIMx_CCR1.

OCREF，OC可以事先通过软件强制设置的

赞 0 评论