ST意法半导体中文论坛SDIO_CK = HCLK/（ 2+CLKDIV）为什么要加个2

你的浏览器版本过低，可能导致网站不能正常访问！
为了你能正常使用网站功能，请使用这些浏览器。

st-img

chrome

st-img

firefox

st-img

safari

st-img

SDIO_CK = HCLK/（ 2+CLKDIV）为什么要加个2

[复制链接]

黑皮男提问时间：2015-5-19 17:26 /

阅读主题, 点击返回1楼

赞收藏评论10 发布时间：2015-5-19 17:26

10个回答

dsjsjf 回答时间：2015-5-20 22:15:47

黑皮男发表于 2015-5-20 08:18
今天又看了下资料，其实不是这样，而是因为SDIO 需要两个时钟，一个是SDIO adapter clock (SDIOCLK = HCL ...

学习了

赞 0 评论

12 / 2 页

所属标签

相似问题

关于 意法半导体: 我们是谁; 投资者关系; 意法半导体可持续发展举措; 创新与技术; 意法半导体官网

联系我们: 联系ST分支机构; 寻找销售人员和分销渠道; 社区; 媒体中心; 活动与培训

隐私策略: 隐私策略; Cookies管理; 行使您的权利

官方最新发布: STM32N6 AI生态系统; STM32MCU,MPU高性能GUI; ST ACEPACK电源模块; 意法半导体生物传感器; STM32Cube扩展软件包

关注我们: 微信公众号; 手机版