你的浏览器版本过低,可能导致网站不能正常访问!
为了你能正常使用网站功能,请使用这些浏览器。

查看: 2762|回复: 1

cortex m3的GPIO_BSRR寄存器的使用

[复制链接]

3

主题

0

回帖

0

蝴蝶豆

新手上路

最后登录
1970-1-1
发表于 2011-7-19 17:00:36 | 显示全部楼层 |阅读模式
 
最近刚刚接触m3处理器,看到它的GPIO寄存器时,发现看到的好多资料上有一个不理解的地方。。。
“STM32的每个GPIO端口都有两个特别的寄存器,GPIOx_BSRR和GPIOx_BRR寄存器,通过这两个寄存器可以直接对对应的GPIOx端口置'1'或置'0'。
GPIOx_BSRR的高16位中每一位对应端口x的每个位,对高16位中的某位置'1'则端口x的对应位被清'0';寄存器中的位置'0',则对它对应的位不起作用。
GPIOx_BSRR的低16位中每一位也对应端口x的每个位,对低16位中的某位置'1'则它对应的端口位被置'1'寄存器中的位置'0',则对它对应的端口不起作用。
假如你想在一个操作中对GPIOE的位7置'1',位6置'0',则使用BSRR非常方便:GPIOE->BSRR = 0x4080”
 
既然BSRR高16位是复位,低16位是置位,那么为什么如上所述,复位第6位的时候不是用高16位中的第6位,而是用的低16位的高8位呢??
我的理解是应该把0X4080 改为0X0040 0080,才能实现位6复位,位7置位。。不知道我这样理解对不对,希望有知道的帮我解答。。。
谢谢
<
回复

使用道具 举报

0

主题

3

回帖

0

蝴蝶豆

新手上路

最后登录
1970-1-1
发表于 2011-9-12 01:48:30 | 显示全部楼层

回复:cortex m3的GPIO_BSRR寄存器的使用

我认为你理解正确的,前面肯定写错了!然后大家都只转载而没有仔细思考过
回复 支持 反对

使用道具 举报

关于
我们是谁
投资者关系
意法半导体可持续发展举措
创新与技术
意法半导体官网
联系我们
联系ST分支机构
寻找销售人员和分销渠道
社区
媒体中心
活动与培训
隐私策略
隐私策略
Cookies管理
行使您的权利
官方最新发布
STM32N6 AI生态系统
STM32MCU,MPU高性能GUI
ST ACEPACK电源模块
意法半导体生物传感器
STM32Cube扩展软件包
关注我们
st-img 微信公众号
st-img 手机版