any012 发表于 2017-2-8 17:25:15

画板时STM32的VDDA,VREF引脚怎么处理好呢？

用的100引脚封装的片子，VDDA,AGND,VREF+,VREF-这几个引脚不知道怎么处理好。

VDD和VDDA一般接个磁珠，那GND和AGND怎么处理好呢？直接相连？在何处相连？

VREF+，如果有基准芯片的话还好说，没有基准芯片的话，我一般是串个几百欧的电阻到VDDA，今天看NUCELO64板的原理图，VDDA和REF+是直连的。

以前看过的介绍，VDDA还是VREF+，对地接10nF的电容。现在看NUCLEO板，都是接0.1uF的电容。

请教下大家一般是怎么处理的？

yukaigogogo 发表于 2017-2-8 17:25:16

学习官方的原理图

可以参数官方评估板的原理图

哈佛祖安智 发表于 2017-2-8 21:40:41

按数据手册说明来就行或者参考官方板卡处理

黑夜之狼 发表于 2017-2-8 23:39:07

电源引脚附近接0.1u电容，尽量靠近引脚，至于数字地和模拟地嘛，要求不高的话直接短接呗

shuolang126 发表于 2017-2-9 07:27:48

我都是按照数据手册的推荐用法

creep 发表于 2017-2-9 08:51:17

我是VDDA和REF+连接在一起接到DVCC,对地接的是0.1uf的电容。

队长shiwo 发表于 2017-2-9 08:54:05

接个104到地吧

any012 发表于 2017-2-9 09:13:28

本帖最后由 any012 于 2017-3-24 09:32 编辑

谢谢各位。
查手册，看到了建议是1uF和10nF并起来。

嘉木香 发表于 2017-2-9 16:12:15

使用ADC,DAC或者使用F3系列内部模拟器件的话，VDDA,VREF，VSSA,都需要处理好，滤波是最起码的，然后供电源也要考究，很现实的例子是我师兄的303使用内部比较器VREF没有处理好，直接影响400周相电的采样，影响整个系统的布置。

JASAM_R 发表于 2017-2-10 11:18:06

接个104到地吧
页: [1] 2
查看完整版本: 画板时STM32的VDDA,VREF引脚怎么处理好呢？