眼大5子
发表于 2016-1-13 09:11:23
每日问答——CMOS电平和TTL电平区别
lising
发表于 2016-1-13 09:12:29
签到签到
烟花绽放
发表于 2016-1-13 09:12:52
TTL高电平3.6~5V,低电平0V~2.4V
CMOS电平Vcc可达到12V
CMOS电路输出高电平约为0.9Vcc,而输出低电平约为
0.1Vcc。
CMOS电路不使用的输入端不能悬空,会造成逻辑混乱。
TTL电路不使用的输入端悬空为高电平
另外,CMOS集成电路电源电压可以在较大范围内变化,因而对电源的要求不像TTL集成电路那样严格。
用TTL电平他们就可以兼容
zjg_lizhen
发表于 2016-1-13 09:14:08
COMS的逻辑电平范围比较大(5~15V),TTL只能在5V下工作
风子
发表于 2016-1-13 09:14:46
百度搬运工
1.TTL电平:
输出高电平>2.4V,输出低电平<0.4V。在室温下,一般输出高电平是3.5V,输出低电平是0.2V。最小输入高电平和低电平:输入高电平>=2.0V,输入低电平<=0.8V,噪声容限是 0.4V。
2.CMOS电平:
1逻辑电平电压接近于电源电压,0.9VCC,0逻辑电平接近于0V,0.1VCC。而且具有很宽的噪声容限。
加拿大
发表于 2016-1-13 09:15:36
:):):)签到
Tcreat
发表于 2016-1-13 09:16:43
:):):):):):):):):)
wujianwei3980-5
发表于 2016-1-13 09:17:25
签到啦。。。。。。。。。。。。
超級稻草人
发表于 2016-1-13 09:18:01
TTL 电平是高电平(H)>2.4V,低电平(L)<0.8V。
COMS 高电平(H)是0.9*VCC,低电平(L)时0.1*Vcc
电子信息港帐好
发表于 2016-1-13 09:20:56
一.TTL
TTL 集成电路的主要型式为晶体管-晶体管逻辑门
(transistor-transistor logic gate),TTL 大部分都采用5V 电源。
1.输出高电平Uoh 和输出低电平Uol
Uoh≥2.4V,Uol≤0.4V
2.输入高电平和输入低电平
Uih≥2.0V,Uil≤0.8V
二.CMOS
CMOS 电路是电压控制器件,输入电阻极大,对于干扰信号十分敏感,因
此不用的输入端不应开路,接到地或者电源上。CMOS 电路的优点是噪声容限较
宽,静态功耗很小。
1.输出高电平Uoh 和输出低电平Uol
Uoh≈VCC,Uol≈GND
2.输入高电平Uoh 和输入低电平Uol
Uih≥0.7VCC,Uil≤0.2VCC (VCC 为电源电压,GND 为地)
页:
1
2
[3]
4
5
6
7
8
9
10
11
12