ST意法半导体中文论坛CPU IO口开漏输出设置问题

CPU IO口开漏输出设置问题

[复制链接]

斯文人提问时间：2019-3-30 19:13 /

阅读主题, 点击返回1楼

赞收藏评论13 发布时间：2019-3-30 19:13

13个回答

五哥1 回答时间：2019-4-1 17:09:05

都是下拉电阻惹的祸

参与人数 1	蝴蝶豆 +2	收起理由
STMCU	+ 2

赞 0 评论

aiherong 回答时间：2019-4-4 04:05:19

上次还没讲清楚，按这次试下

一定要设成开漏模式吗?)
5V-LED-C极;GPIO-10k-b极;e极-1k-地;GPIO外接10k电阻上拉(直接在IO口上)
1k起负反馈并限流作用，到时根据亮度调整。PNP型不适合开漏io方式控制，
看一下模电书籍中关于三极管基本放大电路能够使你对这一问题有更清晰了解

赞 0 评论

斯文人回答时间：2019-4-5 13:57:23

aiherong 发表于 2019-4-4 04:05
上次还没讲清楚，按这次试下一定要设成开漏模式吗?)
5V-LED-C极;GPIO-10k-b极;e极-1k-地;GPIO外接10k电阻 ...

为啥PNP不适合设置成开漏模式

赞 0 评论

aiherong 回答时间：2019-4-7 04:18:02

原意是开漏模式的IO不适宜接PNP管子！不容易关死

赞 0 评论

12 / 2 页