maxtch 发表于 2018-4-17 20:42
我觉得这么做都恐怕会有点慢，还不如在 FPGA 里面做个 bus matrix，FPGA 一方面不断地维持 1MSPS 读采样 ...

如果不是为了记录数据，我觉的可以在FPGA上做一些前级的处理

斜阳__ 发表于 2018-4-17 20:58
如果不是为了记录数据，我觉的可以在FPGA上做一些前级的处理

的确。我前面给的设计是参考了不少廉价示波器的设计思路，如果加入前级处理也无妨。或者如果不用 FPGA，可以考虑用专职流处理 DSP，譬如 ADSP-BF531 或 TMS320C6748 这种来做前级处理。专职流处理 DSP 里面的 DMA 远远要比 STM32 的高效灵活的多，可以大大减少 CPU 的干预。