使用F103R8T6，编译spi1的时候，如果初始化PB9（V3.5库函数），则会导致SPI的MISO会不正常。PB口的其他引脚初始化没有影响。
换成VCT6的开发板，更改s文件，宏定义后，就没问题。没有弄明白，求大神指点

发的地址有被解析正确么，查看一下波形，MOSI对应CLK的数据是否正确，SP初始化配置

feixiang20 发表于 2018-4-17 23:30
发的地址有被解析正确么，查看一下波形，MOSI对应CLK的数据是否正确，SP初始化配置 ...

宏定义HD  和MD不同，s文件不同，配置里面的flash不同。编译都是没有错误和警告的，没有跑别的初始化，就单单spi的初始化和PB9的初始化了.
黄色是CLK的波形，绿色是MISO上引脚的波形，应该是SCLK带过来的杂波，很同步。不知道这个杂波咋出来的，如果屏蔽了PB9,波形是图2，虽然MISO上也有杂波，但是确实有数据的


VCT6是开发板跳线过去的，波形很干净，没有这种杂波出来，但是是开发板跳线过去的，当时忘记拍照了。

硬件设计的问题，有无类似的板子再测下，

感觉是硬件连接方面的问题额

stm1024 发表于 2018-6-6 08:12
感觉是硬件连接方面的问题额

是的，这个问题是硬件问题，已经解决了，谢谢！