你的浏览器版本过低,可能导致网站不能正常访问!
为了你能正常使用网站功能,请使用这些浏览器。

DAC干扰VREF以及输出信号幅度达不到理论值的问题

[复制链接]
yangwenchao2000 提问时间:2015-7-17 13:08 /

在使用STM32F373的DAC时,发现如果启用了输出缓冲器,DAC的输出信号(正弦信号)会串扰到VREF上。

另外,理论输出信号峰峰值为3.0V(VDDA为3.0V),实测只有2.56V。
收藏 评论1 发布时间:2015-7-17 13:08

举报

1个回答
stary666 回答时间:2015-7-17 13:54:15
是的,我用时就把缓冲disable了

所属标签

相似问题

关于意法半导体
我们是谁
投资者关系
意法半导体可持续发展举措
创新与技术
招聘信息
联系我们
联系ST分支机构
寻找销售人员和分销渠道
社区
媒体中心
活动与培训
隐私策略
隐私策略
Cookies管理
行使您的权利
关注我们
st-img 微信公众号
st-img 手机版