黑皮男 发表于 2015-5-19 17:26:44

SDIO_CK = HCLK/（ 2+CLKDIV）为什么要加个2

SDIO_CK = HCLK/（ 2+CLKDIV）为什么要加个2

laotui 发表于 2015-5-19 17:28:22

+1还可以理解，不知道为什么加2

黑皮男 发表于 2015-5-19 17:40:07

laotui 发表于 2015-5-19 17:28
+1还可以理解，不知道为什么加2

已明白，至少需要一个2分频，保证当用HCLK做时钟源时频率不会超

laotui 发表于 2015-5-19 17:41:16

黑皮男 发表于 2015-5-19 17:40
已明白，至少需要一个2分频，保证当用HCLK做时钟源时频率不会超

原来如此谢谢告知

dsjsjf 发表于 2015-5-19 23:23:09

原来如此

zhangdaijin 发表于 2015-5-19 23:54:16

:D:D:D:D:D:D

黑皮男 发表于 2015-5-20 08:18:32

laotui 发表于 2015-5-19 17:41
原来如此谢谢告知

今天又看了下资料，其实不是这样，而是因为SDIO 需要两个时钟，一个是SDIO adapter clock (SDIOCLK = HCLK)，另一个是AHB bus clock (HCLK/2)

黑皮男 发表于 2015-5-20 08:18:50

dsjsjf 发表于 2015-5-19 23:23
原来如此

今天又看了下资料，其实不是这样，而是因为SDIO 需要两个时钟，一个是SDIO adapter clock (SDIOCLK = HCLK)，另一个是AHB bus clock (HCLK/2)

黑皮男 发表于 2015-5-20 08:19:09

黑皮男 发表于 2015-5-19 17:40
已明白，至少需要一个2分频，保证当用HCLK做时钟源时频率不会超

今天又看了下资料，其实不是这样，而是因为SDIO 需要两个时钟，一个是SDIO adapter clock (SDIOCLK = HCLK)，另一个是AHB bus clock (HCLK/2)

为什么是EEFOCUS小白 发表于 2015-5-20 08:51:34

原来如此
            
页: [1] 2
查看完整版本: SDIO_CK = HCLK/（ 2+CLKDIV）为什么要加个2